• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es werden Verfahren zum Berechnen der mit einer Vorrichtung gekoppelten Spannungsmenge offenbart. Bei manchen Ausführungsbeispielen kann das Verfahren folgende Schritte umfassen: Identifizieren eines Leiters, der mit einem Bauelement gekoppelt ist, Extrahieren von Informationen, die sich auf die Beziehung zwischen dem mit dem Bauelement gekoppelten Leiter und benachbarten Leitern beziehen, Extrahieren von Informationen, die sich auf Signale beziehen, die in den benachbarten Leitern vorliegen, Partitionieren der Signalinformationen in Phasen, Berechnen einer Spannung, die während jeder Phase des partitionierten Signals in dem mit dem Bauelement gekoppelten Leiter induziert ist, Berechnen einer Durchschnittsspannung, die in dem mit dem Bauelement gekoppelten Leiter induziert ist, und Markieren des Bauelements mit einem Flag, falls die induzierte Durchschnittsspannung über einer vorbestimmten Schwelle liegt.
    公开号:DE102004022575A1
    申请号:DE102004022575
    申请日:2004-05-07
    公开日:2005-04-14
    发明作者:David Hudson Bertucci；Raymond D. South Borough Hokinson；Cheolmin Shrewsbury Park；Norbert R. Newton Seifert；Wei D. Northborough Tai
    申请人:Hewlett Packard Development Co LP；
    IPC主号:G06F17-50
    专利说明:
    [0001] IntegrierteSchaltungen werden einem relativ komplizierten Entwurfsprozeß unterworfen.Da die Vermarktungszeit fürviele integrierte Schaltungen kurz sein kann, können viele integrierte Schaltungendas erste Mal, wenn sie gebaut werden einen Funktionsbetrieb erfordern.Folglich kann es sein, daß diebeim Entwerfen integrierter Schaltungen verwendeten Hilfsmittelinnerhalb eines relativ kurzen Zeitraums eine genaue Schaltungssimulationdurchführenmüssen.Ferner führenEntwurfshilfsmittel auf Schaltungsebene, z.B. SPICE, eventuell anjedem Knoten einer Schaltung Knotenanalysen durch. Die durch Schaltungsebene-Hilfsmittel durchgeführten Knotenanalysenbeinhalten oft komplexe Matrix-Berechnungen,die genaue Simulationsinformationen liefern, aufgrund der Komplexität der Matrix-Berechnungenkann eine Schaltungsebene-Analyse jedoch zu zeitaufwendig sein.Im Rahmen von Bemühungen,die Simulationszeit zu verringern, können auch Nicht-Matrix-Berechnungeneingesetzt werden, wobei die Nicht-Matrix-Berechnungen Annäherungenbezüglicheines Schaltungsverhaltens vornehmen können. Obwohl bei Verwendungvon Nicht-Matrix-Berechnungen die Simulationszeit erhöht werdenkann, kann die Genauigkeit dieser Berechnungen sinken. Schaltungsentwerferkönnendiese verringerte Genauigkeit kompensieren, indem sie Schaltungenauf Spannen entwerfen, die größer sindals die tatsächlicheSchaltungsleistungsfähigkeit,wodurch integrierte Schaltungen im Rahmen strengerer Entwurfsbeschränkungenentworfen werden als eventuell nötigist.
    [0002] DieAufgabe der vorliegenden Erfindung besteht darin, Verfahren mitverbesserten Charakteristika zu schaffen.
    [0003] DieseAufgabe wird durch Verfahren gemäß Anspruch1 oder 20 gelöst.
    [0004] Eswerden Verfahren zum Berechnen der mit einer Vorrichtung gekoppeltenSpannungsmenge offenbart. Bei manchen Ausführungsbeispielen kann das Verfahrenfolgende Schritte umfassen: Identifizieren eines Leiters, der miteinem Bauelement gekoppelt ist, Extrahieren von Informationen, diesich auf die Beziehung zwischen dem mit dem Bauelement gekoppeltenLeiter und benachbarten Leitern beziehen, Extrahieren von Informationen,die sich auf Signale beziehen, die in den benachbarten Leitern vorliegen,Partitionieren der Signalinformationen in Phasen, Berechnen einerSpannung, die währendjeder Phase des partitionierten Signals in dem mit dem Bauelementgekoppelten Leiter induziert ist, Berechnen einer Durchschnittsspannung,die in dem mit dem Bauelement gekoppelten Leiter induziert ist,und Markieren des Bauelements mit einem Flag, falls die induzierteDurchschnittsspannung übereiner vorbestimmten Schwelle liegt.
    [0005] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend Bezug nehmend aufdie beiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0006] 1 ein exemplarisches System;
    [0007] 2 exemplarische Signale;und
    [0008] 3 ein exemplarisches Verfahrenzum Berechnen der in einer Vorrichtung induzierten Spannung undihrer langfristigen Zuverlässigkeit.
    [0009] Inder gesamten folgenden Beschreibung und in den Patentansprüchen werdenbestimmte Begriffe verwendet, um auf bestimmte SystemkomponentenBezug zu nehmen. Wie Fachleute erkennen werden, bezeichnen Unternehmeneine Komponente vielleicht mit unterschiedlichen Namen. Dieses Dokumentbeabsichtigt nicht, zwischen Komponenten zu unterscheiden, die sichin bezug auf ihre Namen, jedoch nicht in bezug auf ihre Funktionvoneinander unterscheiden. In der folgenden Erörterung und in den Patentansprüchen werdendie Begriffe „umfassen" und „aufweisen" auf offene Weiseverwendet und sollten somit in der Bedeutung „umfassen, sind jedoch nichtbeschränktauf" interpretiertwerden. Ferner soll der Begriff „koppeln" oder „koppelt" entweder eine indirekte oder eine direkteelektrische Verbindung bedeuten. Wenn also eine erste Vorrichtungmit einer zweiten Vorrichtung gekoppelt ist, kann diese Verbindungdurch eine direkte elektrische Verbindung oder durch eine indirekteelektrische Verbindung überandere Vorrichtungen und Verbindungen erfolgen.
    [0010] 1 veranschaulicht ein System 10,das Leiter 12–18 umfaßt. DasSystem 10 kann ein Bestandteil einer elektronischen Schaltungsein, die unter Verwendung von Halbleiter-Herstellungstechniken auf einem einzigenChip integriert ist. Obwohl die folgende Erläuterung auf integrierte Schaltungengerichtet ist, bezieht sich die folgende Erläuterung gleichermaßen aufSysteme mit diskreten Komponenten. Die Leiter 12–18 können mitverschiedenen elektrischen Bauelementen in der integrierten Schaltunggekoppelt sein. Beispielsweise kann ein Transistor 20 mitdem Leiter 15 gekoppelt sein. Ferner können andere elektrische Bauelemente (nichtgezeigt), z.B. Kondensatoren, Induktoren, Dioden und Widerstände, mitden Leitern 12–18 gekoppelt sein.Allgemein werden Leiter in dem System 10 so nahe beieinanderwie möglichhergestellt, so daß dieintegrierte Schaltung eng mit elektrischen Bauelementen bestückt werdenkann. Folglich könnendie Leiter 12–18 durchsehr kleine Abständegetrennt sein.
    [0011] DieLeiter 12, 14, 16 und 18 können fernerverschiedene Signale (z.B. Taktungssignale) zu Bereichen innerhalbder integrierten Schaltung führen.Aufgrund des Umschaltens der durch die Leiter 12, 14, 16 und 18 geführten Signaleund aufgrund der unmittelbaren Näheder Leiter 12–18 kanneine Spannung kapazitiv in den Leiter 15 gekoppelt werden.Beispielsweise kann zwischen dem Leiter 16 und dem Leiter 15 infolgeihrer physischen Nähe,die in 1 veranschaulichtist, eine effektive Kapazität 21 existieren.Ferner kann die durch den Kondensator 21 in den Leiter 15 gekoppelteSpannungsmenge auf der Grundlage des Signals in dem Leiter 16 variieren.Desgleichen könnenauch die Leiter 12, 14 und 18 Spannungin den Leiter 15 koppeln. Der kumulative Kopplungseffektvon den Leitern 12, 14, 16 und 18 indem Leiter 15 kann zu beträchtlichen Spannungsschwankungenin dem Leiter 15 führen,was wiederum zu einem Bauelement-Ausfallvon Bauelementen, die mit dem Leiter 15 gekoppelt sind,beispielsweise des Transistors 20, führen kann.
    [0012] DieLeiter 12, 14, 16 und 18 können exemplarischeSignale CLK, CLK/2, CLK/4 bzw. CLK/8 umfassen, wie in 2 veranschaulicht ist. Wieveranschaulicht ist, kann CLK eine vorbestimmte Frequenz aufweisen, undCLK/2, CLK/4 und CLK/8 könnenFrequenzen aufweisen, die Vielfache der vorbestimmten Frequenz von CLKsind. Beispielsweise kann CLK eine Frequenz von 1 GHz aufweisen,so daß CLK/2eine Frequenz von 500 MHz, CLK/4 eine Frequenz von 250 MHz und CLK/8eine Frequenz von 125 MHz aufweisen. Der Umfang der Signalkopplungvon den Leitern 12, 14, 16 und 18 inden Leiter 15 kann auf die Frequenzen von CLK, CLK/2, CLK/4bzw. CLK/8 bezogen sein. Gemäß manchenAusführungsbeispielenkann der Frequenzbeitrag benachbarter Leiter (d.h. der Leiter 12, 14, 16 und 18)verwendet werden, um die Möglichkeiteines Ausfalls der mit dem Leiter 15 gekoppelten Bauelementezu bestimmen. Auf diese Weise könnendie Zuverlässigkeit jedeselektrischen Bauelements an einer integrierten Schaltung bestimmtund die langfristige Zuverlässigkeit derintegrierten Schaltung geschätztwerden.
    [0013] 3 stellt ein exemplarischesVerfahren 49 zum Bestimmen der langfristigen Zuverlässigkeiteiner integrierten Schaltung als Funktion der Kopplungsspannungdar. Obwohl das Verfahren 49 unten unter Bezugnahme auf 1 und 2 er klärt wird, gilt die Offenbarungauch fürandere Systeme. Die in den Leiter 15 gekoppelte Gesamtspannungkann bestimmt werden, indem ein Kopplungsbeitrag, der auf die benachbartenLeiter 12, 14, 16 und 18 zurückzuführen ist,berechnet wird und indem der Kopplungsbeitrag jedes Leiters 12, 14, 16 und 18 aufder Basis des Verhaltens des Signals in jedem Leiter zu verschiedenenZeitpunkten gewichtet wird. Beispielsweise kann der Kopplungsbeitragin dem Leiter 15 infolge des Leiters 16 auf denWert des Kondensators 21 bezogen sein. Da dieser Kopplungsbeitragvon dem Signal in dem Leiter 16 abhängen kann, kann aus dem Verhaltenvon CLK/4 zu verschiedenen Zeitpunkten ein Gewichtungsfaktor bestimmtwerden.
    [0014] BeiBlock 50 könnendas Bauelement 20 und sein Leiter 15 für eine Analyseidentifiziert werden. Die benachbarten Leiter 12, 14, 16 und 18,die Spannung in den Leiter 15 koppeln, können ebenfallsbei Block 50 identifiziert werden. Wie oben beschriebenwurde, kann die in den Leiter 15 eingekoppelte Spannungsmenge einenKopplungsbeitrag (z.B. eine effektive Kapazität), der auf die Nähe der benachbartenLeiter zurückzuführen ist,sowie einen Gewichtungsbeitrag, der auf CLK, CLK/2, CLK/4 und CLK/8zurückzuführen ist,umfassen. Beim Analysieren der Zuverlässigkeit des Transistors 20 können dementsprechenddie Entwurfsdaten untersucht werden, und Informationen, die sichauf den Kopplungsbeitrag beziehen, sowie Informationen, die sich aufden Gewichtungsbeitrag beziehen, können, wie bei Block 52 angegebenist, aus den Entwurfsdaten extrahiert werden.
    [0015] UnterVerwendung der bei Block 52 extrahierten Informationenkann der Kopplungsbeitrag, der auf jeden Leiter zurückzuführen ist,per Block 54 bestimmt werden. Der Kopplungsbeitrag für jedesSignal kann auf die Kapazitätzwischen den Leitern bezogen sein. Beispielsweise können dieEntwurfsdaten Informationen bezüglichder Beabstandung d zwischen benachbarten Leitern, bezüglich desBereichs A, den die Leiter gemeinsam haben, und bezüglich derDielektrizi tätskonstante ε des Materialszwischen den Leitern umfassen. Auf diese Weise kann die effektiveKapazitätgemäß Gleichung1 berechnet werden.
    [0016] Fernerkönnendie bei Block 52 extrahierten Informationen verwendet werden,um die Signale CLK, CLK/2, CLK/4 und CLK/8 zu teilen bzw. zu partitionieren,wie bei Block 56 angegeben ist. Ein Partitionieren der Signalekann ein Bestimmen dessen, welches der Signale die kleinste Periodeaufweist, und ein Partitionieren der Signale gemäß dieser Periode beinhalten.Wie beispielsweise in 2 veranschaulichtist, weist CLK die kleinste Periode und CLK/8 die längste Periodeauf, weshalb die Signale in Phasen ϕ0–ϕ7 partitioniert werden, wobei die Größe jederPhase durch die Größe der kleinstenPeriode bestimmt wird. Der bei Block 54 bestimmte Kopplungsbeitragkann während ϕ0 berechnet und anschließend während der Phasen ϕ1–ϕ7 extrapoliert werden.
    [0017] DerUmfang des Koppelns zwischen benachbarten Leitern kann ebenfallsmit der Frequenz variieren. Dieser Frequenzeffekt kann berücksichtigtwerden, indem auf der Grundlage des Schaltens der Signale CLK, CLK/2,CLK/4 und CLK/8 währendjeder Phase ϕ0–ϕ7 einGewichtungsfaktor zugewiesen wird, wie bei Block 58 angegebenist. Der Gewichtungsfaktor kann sich auf das Umschalten, das denverschiedenen Signalen zugeordnet ist, beziehen. Wie in 2 veranschaulicht ist, kanneine 1 nach oben gerichteten Übergängen (d.h. Übergängen vonniedrig zu hoch) zugeordnet sein, eine 0 kann Nicht-Übergang-Ereignissen (d.h. einemSignal, das kontinuierlich hoch oder kontinuierlich niedrig ist)zugeordnet sein, und ein variabler Gewichtungsfaktor α kann Ereignisseneines nach unten gerichteten Übergangs(d.h. Übergängen vonhoch zu niedrig) zugeordnet sein. Der variable Gewichtungsfaktor α kann gesperrtund auf 0 eingestellt sein, oder er kann freigegeben und auf einengewissen vorbestimmten Wert ein gestellt sein. Der freigegebene Wertvon α istallgemein negativ, da α einemnach unten gerichteten Übergangentspricht. Die Standardeinstellung für α ist gesperrt. 2 veranschaulicht die Gewichtungsfaktoren,die den Signalen während ϕ0 und ϕ1 zugewiesenwerden können.Die Tabelle 1 zeigt Gewichtungsfaktoren, die den Signalen für alle in 2 veranschaulichten Phasen zugewiesenwerden können.
    [0018] Gleichung2 kann verwendet werden, um "Kopplungsereignisse" oder die Gesamtspannung V -koppeln,i, die infolge der verschiedenenKopplungsbeiträgeund der verschiedenen Gewichtungsfaktoren während jeder Phase ϕi in den Leiter 15 eingekoppeltist, zu berechnen. Die Gewichtungsfaktoren, die den verschiedenen Übergängen für die SignaleCLK, CLK/2, CLK/4 und CLK/8 zugeordnet sind, sind in der Gleichung2 durch χ dargestellt.Der Kopplungsbeitrag zwischen dem Leiter 15 und den Leitern 12, 14, 16 und 18 istin der Gleichung 2 durch φj, φk, φl bzw. φm dargestellt.
    [0019] Block 60 entsprichtder Bestimmung des Kopplungsereignisses für jede Phase der Tabelle 1durch Gleichung 2.
    [0020] DieKopplungsanalyse des Blocks 60 kann anschließend verwendetwerden, um die langfristige Zuverlässigkeit des bei Block 50 identifiziertenBauelements zu bewerten. Manche Ausführungsbeispiele können eineBestimmung eines Durchschnittswerts von V -koppeln für jedesBauelement infolge der mehreren Kopplungsereignisse (d.h. der Kopplungsereignisse,die den Phasen ϕ0-ϕ7, zugeordnet sind) umfassen. Die Gleichung3 kann verwendet werden, um einen Durchschnittswert von V -koppeln fürjedes Bauelement infolge der mehreren Kopplungsereignisse N, verschiedenerHerstellungsparameter sowie verschiedener Schaltungsparameter zu berechnen.
    [0021] BeiGleichung 3 bezieht sich N auf die Anzahl von Kopplungsereignissen.Falls beispielsweise 8 Phasen vorliegen, wie in 2 veranschaulicht ist, kann für jede Phaseein Kopplungsereignis vorliegen, und N ist gleich 8. β ist einBegriff, der sich auf den Gewinn des Bauelements bezieht und kannje nach dem charakterisierten Bauelement-Typ variieren. BeispielsweisekönnenMOSFET-Bauelemente Werte für β aufweisen, diesich zwischen 0,5 und 1,5 bewegen, wobei ein MOSFET vom N-Typ einenanderen Wert aufweisen kann als ein MOSFET vom P-Typ. Der Skalierungsfaktor "a" in Gleichung 3 kann der Fläche, demGewinn β undder Temperatur des Bauelements zugeordnet sein. Der tatsächlicheWert von "a" kann je nach demBauelement-Typ, d.h. MOSFET vom N-Typ gegenüber MOSFET vom P-Typ, variieren,wobei MOSFET-Bauelemente Wertefür "a" aufweisen können, die ein Potenzgesetz-Verhaltenfür ihreZeit-Bis-Zum-Durchbruch aufweisen, wie bei "Experimental Evidence of TBD Power-Lawfor Voltage Dependence of Oxide Breakdown in Ultrathin Gate Oxides" von Wu et al. beschriebenist. KP ist ein Begriff, der sich auf dieMobilitätdes Bauelements bezieht und je nach dem verwendeten Bauelement-Typvariieren kann. Bei spielsweise kann ein MOSFET vom N-Typ einen KP-Wert aufweisen, der bei Raumtemperaturgleich etwa 53 ist, wohingegen ein MOSFET vom P-Typ einen KP-Wert aufweisen kann, der bei Raumtemperaturgleich etwa 40 ist. Ferner ist Vdd in Gleichung3 ein Schaltungsparameter, der sich auf die dem Bauelement bereitgestelltemaximale Spannung bezieht.
    [0022] Wennder Durchschnittswert von V -koppeln bestimmtist, kann die Wirkung, die V -koppeln auf verschiedene Bauelementehat, studiert werden. Beispielsweise kann der Transistor 20 einMetalloxid-Halbleiter-Feldeffekttransistor (MOSFET) vom N-Typ sein, wie in 1 veranschaulicht ist, wobeidie Gate-Region des Transistors 20 ein dielektrisches Materialumfaßt.Spannungen, die mit der Gate-Region des Transistors 20 gekoppeltsind, könnenbewirken, daß dieIntegritätdes Gate-Dielektrikums mit der Zeit versagt, was zu einem Kurzschluß zwischendem Gate und dem Kanal des Transistors 20 führt. DieHerstellungseinrichtung kann TDDB-Richtlinien (TDDB = Time DependentDielectric Breakdown, zeitabhängigerdielektrischer Durchbruch) liefern, die Spannungsschwellen für die verschiedenenBauelemente in dem System angeben. Bauelemente, die Spannungen über derTDDB-Schwelle erfahren, könnenmit der Zeit versagen. Dementsprechend kann der Durchschnitts-Wertvon V -koppeln mit der TDDB-Schwelle verglichenwerden, wie durch Block 64 angegeben ist. Falls der beiBlock 62 berechnete Wert von V -koppeln größer istals die TDDB-Schwelle, kann das Bauelement durch Block 66 miteinem Flag markiert werden. Alternativ dazu ist, falls der bei Block 62 berechneteWert von V -koppeln geringer ist als die TDDB-Schwelle,ein Markieren des Bauelements mit einem Flag eventuell nicht erforderlich, wiedurch Block 68 angegeben ist.
    [0023] Dieobige Erläuterungsoll die Prinzipien und verschiedenen Ausführungsbeispiele der vorliegenden Erfindungveranschaulichen. Fachleute werden zahlreiche Variationen und Modifikationenerkennen, nachdem die obige Offenbarung vollständig verstanden wird. Obwohlvier Leiter gezeigt wurden, die ein Rauschen in den Leiter 15 einkoppeln,sind auch mehr oder weniger Leiter möglich. Obwohl in der vorstehendenErläuterung MOSFET-Bauelementeverwendet wurden, gilt diese Erörterunggleichermaßenfür jeglichesBauelement, das den Nachteil eines TDDB aufweisen kann, beispielsweiseKondensatoren. Es ist beabsichtigt, daß die folgenden Patentansprüche so interpretiertwerden sollen, daß siealle derartigen Variationen und Modifikationen umfassen.
    权利要求:
    Claims (24)
    [1] Verfahren, das folgende Schritte umfaßt: Identifiziereneines Leiters (15), der mit einem Bauelement (20)gekoppelt ist; Extrahieren von Informationen, die sich aufeine Beziehung zwischen dem mit dem Bauelement (20) gekoppeltenLeiter (15) und benachbarten Leitern (12, 14, 16, 18)beziehen; Extrahieren von Informationen, die sich auf eineMehrzahl von Signalen beziehen, die in den benachbarten Leitern(12, 14, 16, 18) vorliegen; Partitionierender Informationen in Phasen; Berechnen einer Spannung, diewährendjeder Phase in dem mit dem Bauelement (20) gekoppeltenLeiter (15) induziert ist; Berechnen einer Durchschnittsspannung,die in dem mit dem Bauelement (20) gekoppelten Leiter (15)induziert ist; und Markieren des Bauelements (20)mit einem Flag, falls die induzierte Durchschnittsspannung über einervorbestimmten Schwelle liegt.
    [2] Verfahren gemäß Anspruch1, bei dem Informationen aus einer Entwurfsdatenbank extrahiertwerden.
    [3] Verfahren gemäß Anspruch1 oder 2, bei dem das Partitionieren der Informationen in Phasenferner ein Zuordnen eines Gewichtungsfaktors zu jeder Phase umfaßt.
    [4] Verfahren gemäß Anspruch3, bei dem das Zuordnen eines Gewichtungsfaktors zu jeder Phaseferner ein Zuordnen einer 1 zu einem Niedrig-Zu-Hoch-Übergangund einer 0 zu einem sich nicht verändernden Übergang umfaßt.
    [5] Verfahren gemäß Anspruch4, bei dem ein Hoch-Zu-Niedrig-Übergangeinem vorbestimmten Gewichtungsfaktor zugeordnet wird.
    [6] Verfahren gemäß Anspruch5, bei dem der vorbestimmte Gewichtungsfaktor negativ ist.
    [7] Verfahren gemäß Anspruch6, bei dem ein Standardwert fürden vorbestimmten Gewichtungsfaktor 0 ist.
    [8] Verfahren gemäß einemder Ansprüche3 bis 7, bei dem das Berechnen der in dem Leiter (15) induziertenSpannung ein iteratives Addieren der Gewichtungsfaktoren, die aufjede Phase zurückzuführen sind,umfaßt.
    [9] Verfahren gemäß Anspruch8, bei dem die Anzahl von iterativen Additionen auf die Anzahl vonPhasen bezogen ist.
    [10] Verfahren gemäß Anspruch9, bei dem die Mehrzahl von Signalen gemäß einer kleinsten Periode unter denSignalen partitioniert wird.
    [11] Verfahren gemäß einemder Ansprüche8 bis 10, bei dem das Berechnen der in dem Leiter (15)induzierten Spannung ein Bestimmen eines nicht-gewichteten Faktorsumfaßt,der auf die Beziehung zwischen dem mit dem Bauelement (20)gekoppelten Leiter (15) und den benachbarten Leitern (12, 14, 16, 18)bezogen ist.
    [12] Verfahren gemäß Anspruch11, bei dem der nicht-gewichteteFaktor auf eine Kapazitätzwischen benachbarten Leitern (12, 14, 16, 18)bezogen ist.
    [13] Verfahren gemäß Anspruch11 oder 12, bei dem der gewichtete Faktor auf eine Frequenz derSignale in den benachbarten Leitern (12, 14, 16, 18)bezogen ist.
    [14] Verfahren gemäß einemder Ansprüche11 bis 13, bei dem die Durchschnittsspannung auf eine während jederPhase induzierten Spannungsmenge und auf Herstellungsparameter desBauelements (20) bezogen ist.
    [15] Verfahren gemäß Anspruch14, bei dem das Bauelement (20) einen Metalloxid-Halbleiter-Feldeffekttransistor(MOSFET) vom N-Typ umfaßtund die Herstellungsparameter eine Elektronenmobilität umfassen.
    [16] Verfahren gemäß einemder Ansprüche11 bis 15, bei dem die Gewichtungsfaktoren addiert werden und dieSumme der Gewichtungsfaktoren mit dem nicht-gewichteten Faktor multipliziertwird.
    [17] Verfahren gemäß einemder Ansprüche1 bis 16, bei dem das Bauelement (20) ein dielektrischesMaterial umfaßtund bei dem ein Markieren des Bauelements (20) mit einemFlag ein wahrscheinliches Versagen des dielektrischen Materialsanzeigt.
    [18] Verfahren gemäß einemder Ansprüche8 bis 17, bei dem die vorbestimmte Schwelle auf einen zeitabhängigen dielektrischenDurchbruch (TDDB) des Bauelements (20) bezogen ist.
    [19] Verfahren gemäß einemder Ansprüche9 bis 18, bei dem das Markieren von Bauelementen (20) mit Flagsein Entwerfen von integrierten Schaltungen unterstützt.
    [20] Verfahren, das folgende Schritte umfaßt: Identifiziereneines Bauelements (50); Extrahieren von Informationen(52), die sich auf das Bauelement (50) beziehen,aus einer Datenbank; Partitionieren (56) der extrahiertenInformationen in Phasen; Bestimmen (58) eines gewichtetenKopplungsbeitrags; Bestimmen (58) eines nicht-gewichtetenKopplungsbeitrags; und Berechnen (62) einer während jederPhase induzierten Spannung, wobei die induzierte Spannung unterVerwendung des gewichteten und des nicht-gewichteten Kopplungsbeitragsbestimmt wird.
    [21] Verfahren gemäß einemder Ansprüche11 bis 20, bei dem das Bauelement (20) ein Dielektrikumumfaßtund das Bauelement (20) mit einem ersten Leiter gekoppeltist.
    [22] Verfahren gemäß einemder Ansprüche11 bis 21, das ferner ein Berechnen der aufgrund aller Phasen induziertenDurchschnittsspannung umfaßt,wobei die aufgrund aller Phasen induzierte Durchschnittsspannungdie Herstellungsparameter des Bauelements (20) sowie aufeine währendjeder Phase induzierte Spannungsmenge bezogen ist.
    [23] Verfahren gemäß Anspruch22, das ferner ein Vergleichen der induzierten Durchschnittsspannungmit einer vorbestimmten Schwelle umfaßt.
    [24] Verfahren gemäß Anspruch23, das ferner ein Markieren des Bauelements (20) mit einemFlag umfaßt, fallsdie induzierte Durchschnittsspannung größer ist als eine vorbestimmteSchwelle.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9026810B2|2015-05-05|Adaptive control of operating and body bias voltages
    Na et al.2002|The effective drive current in CMOS inverters
    Hu1993|Future CMOS scaling and reliability
    US6038383A|2000-03-14|Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
    Jin et al.1998|An effective gate resistance model for CMOS RF and noise modeling
    US7302378B2|2007-11-27|Electrostatic discharge protection device modeling method and electrostatic discharge simulation method
    US7109734B2|2006-09-19|Characterizing circuit performance by separating device and interconnect impact on signal delay
    JP3569681B2|2004-09-22|半導体集積回路における電源電流波形の解析方法及び解析装置
    US7835888B2|2010-11-16|Method and apparatus for extracting characteristic of semiconductor integrated circuit
    US7457971B2|2008-11-25|Monitoring and controlling power consumption in a sequential logic circuit
    CN100442064C|2008-12-10|在线测量集成电路芯片参数弥散度和缺陷的方法和装置
    JP5179042B2|2013-04-10|集積回路最適化方法（性能向上のためのｏｐｃトリミング）
    US6243653B1|2001-06-05|Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit
    EP0223526A2|1987-05-27|Integrierte Schaltung und Optimierungsverfahren dafür
    KR20050083556A|2005-08-26|반도체 회로 장치의 시뮬레이션 방법 및 반도체 회로장치의 시뮬레이터
    US7522434B2|2009-04-21|Temperature estimation based on a signal oscillation
    JP2005183583A|2005-07-07|半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置
    US6564355B1|2003-05-13|System and method for analyzing simultaneous switching noise
    JP2006236340A|2006-09-07|基板ノイズを解析するシステム、方法及びソフトウエア
    US20020188920A1|2002-12-12|Method and system for pedictive MOSFET layout generation with reduced design cycle
    JP4065242B2|2008-03-19|電源ノイズを抑えた半導体集積回路の設計方法
    Van Der Wel et al.2007|Low-frequency noise phenomena in switched MOSFETs
    JP2004205301A|2004-07-22|評価装置及びそれに用いる回路設計方法
    US7774625B1|2010-08-10|Adaptive voltage control by accessing information stored within and specific to a microprocessor
    US5473548A|1995-12-05|Apparatus for computing power consumption of MOS transistor logic function block
    同族专利:
    公开号 | 公开日
    KR20050027949A|2005-03-21|
    JP2005092878A|2005-04-07|
    US6952654B2|2005-10-04|
    US20050060098A1|2005-03-17|
    TWI322892B|2010-04-01|
    TW200510734A|2005-03-16|
    JP4128987B2|2008-07-30|
    IL160978D0|2004-08-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-04-14| OP8| Request for examination as to paragraph 44 patent law|
    2011-03-24| 8139| Disposal/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]